Page 37 - SiS_FebMar2018_eMag
P. 37
技术
光 刻 TECHNOLOGY
PR PR 影调反转材料
中性 中性 中性 中性 中性 中性
SiN
SiN
SiN
SiN SiN SiN OPL OPL OPL OPL
OPL OPL OPL SiN SiN SiN
SiN SiN SiN Si Si Si SiN SiN
Si Si Si Si Si
光刻 光刻胶坚膜 嵌段共聚物涂层和DSA PMMA去除 Si-HM/OPL蚀刻 旋涂影调反转材料 蚀刻回有机平坦化层 有机平坦化层(OPL)灰化
图2. 影调反转制图外延法(TIGER)工艺示例,包括光刻、DSA 沉淀和采用含硅抗反射涂层(Si-HM)的蚀刻。
P x- S
Si
Si Si Si Si Si
X-PS交联 PR图形化 光刻胶修剪和x-PS蚀刻 Si
带溶剂的PR带
-OH刷接枝
PMMA去除
BCP退火
图3. DSA 化学气相外延法 Liu-Nealey(LiNe)流程。
退火温度介于 250℃ 至 275℃ 之 更小的特性,但需要增加光刻步骤, 会令该技术的尤为昂贵。局部关键尺
间,这与标准半导体加工工艺相兼容。 每个步骤都需要定制化的掩膜。 寸均匀性(LCDU)也可能成为一个
退火步骤的时间比较长,创建足够低 浸没式光刻正在接近其极限,同 问题,尤其是在高吞吐率的情况下。
缺陷率的结构需要最长两小时,从而 时也为下一代光刻技术创造了机会。 硬掩膜光刻的最初流程与 EUV
增加了该工艺的成本。 10nm 至 30nm 范围内的关键尺寸设 和 DSA 都一样,但在图形化处理过
PS-b-PMMA 嵌段共聚物已然投 计,为这些先进的技术创造了一个最 程中出现了分叉。嵌段共聚物沉淀后,
入大批量制造。该材料目前在全球各 有效击球点。 DSA 可实现 30nm 特性尺寸,而无需
个应用领域的使用量为 110 万吨。该 EUV 光刻技术的发展是引导业 额外的掩膜。退火过程将两个阶段自
数量超出了整个半导体行业的需求。 界对其青睐有加、从而令 DSA 失色 然分离成正确的形态。但 DSA 流程
因此,虽然目前尚无针对半导体行业 的因素之一。与前几代的产品相比, 最适合单间距设计。
的商业化制造的 DSA 材料,但基础 如今的 EUV 材料具有更大的敏感性, EUV 可用于在集成电路上图形
设施已经就位,当这个行业准备好时, 因此需要的 UV 计量更低 ;而且线粗 化较低分辨率的特性,并未后续 DSA
便可扩大适合的材料的生产规模。 糙度也得到了改进。EUV 光刻能够创 沉淀创造间隔。这个以组合带来了最
造出 30nm 或 40nm 间距的过孔,这 大的设计灵活性,同时优化了加工流
现在 DSA 为何具有吸引力 对浸没式光刻而言是不可能实现的。 程,消除了工艺步骤并减低了掩膜成
DSA 在 2007 年已被增加至 DSA 甚至能够实现比半导体行 本。LCDU 还比单独使用 EUV 更好。
ITRS 路线图。半导体行业的主要参 业当前需求更细的分辨率。特性规模 DSA 最适合具有多次重复、常
与者最初相信 DSA 能够进入 14nm 正在接近 DSA 能够尤为高效的水平。 规细间距功能的设备。因此,它很可
至 7nm 逻辑节点之间的任何一个点 如果这些趋势继续,该技术将在这个 能首先得以在 DRAM 存储中实现,
的商业化生产,对 DRAM 而言甚至 十年内被普遍采用。 随后迁移到逻辑设备上的过孔层中使
会更早 ;但目前还尚未通过。根据 用。制图外延法, 尤其是使用 EUV
2016 DSA 研讨会的一项调查显示, DSA 和 EUV:二者配合使用将更 沉淀间隔,能够使用 DSA 实现更为
该技术仍未能成为主流,且在未来几 出色? 复杂的设计,在这种设计中,芯片的
年也不会成为主流。但部分 IDM 希 最有效的解决方案可能是充分 不同区域要求不同的间距。这估计会
望加速该过程,他们有理由相信,这 利用 EUV 和 DSA 的优势,让这两种 成为逻辑芯片的首选方法。
不但可能实现,而且还是他们所希望 技术配合使用。两种方法都能实现与 尽管同时利用 DSA 和 EUV 前
看到的局面。 N7 和 N5 逻辑节点相兼容的分辨率水 景良好,半导体行业只能在供应商
通过将波长降至 193nm, 浸没式 平。EUV 光刻非常适合多个不同间 让 IDM 相信这些材料已经克服其技
光刻技术实现了最低 80nm 的线宽和 距的图像化设计,最低刻实现 30nm 术限制后,才能迁移至该方法。DSA
间距。通过多重光刻 / 蚀刻叠加,自 左右的线宽和间距。但对如此细致的 面临着多项挑战,从而令其应用出现
对准四倍图案等工艺能够创造出甚至 间距而言,所需的掩膜步骤数量可能 了滞后 :主要问题包括缺陷、图形布
下转第39页
www.cazkreatif.com 半 导体 芯 科 技 2018年 2/3月 35

